# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-011767

(43)Date of publication of application: 16.01.1992

(51)Int.Cl.

H01L 27/108 H01L 27/06

(21)Application number: 02-111685

(71)Applicant : HITACHI LTD

(22)Date of filing:

01.05.1990

(72)Inventor: SAGARA KAZUHIKO


KITSUKAWA GORO

## (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To improve performance in simple steps by implanting n-type impurity ions to a p-channel MOS transistor region in a predetermined dose at a predetermined acceleration voltage, and forming a buried layer.

CONSTITUTION: Antimony is used as an impurity on the surface of a p-type silicon substrate 1, an n-type buried layer 2 is formed by thermal diffusion, and an n-type epitaxial layer is grown by a vapor growing method. Then, a silicon dioxide 6 is formed on the epitaxial layer by a thermal oxidation, and further with photoresist as a selection mask boron molecule ions are implanted at a predetermined acceleration to form a p-well 4. Similarly, phosphorus ions are implanted in a predetermined dose at a predetermined acceleration voltage to form an nwell 5. In this case, the silicon 6 is formed, elements are isolated therebetween, p- or n-type impurity ions are implanted to an n-type or p-type channel MOS transistor region to obtain low resistance buried p-type



and n-type layers 8, 9. Then, the layers 8, 9 have high impurity concentrations, thereby improving performance in simple steps.

## ⑲ 日本国特許庁(JP)

① 特許出願公開

## ® 公 開 特 許 公 報(A) 平4-11767

®Int. CI. ⁵

識別記号

庁内整理番号

@公開 平成4年(1992)1月16日

H 01 L 27/108

8624-4M 7735-4M

H 01 L 27/10

3 2 5 R 3 2 1 E

4M

27/06

審査請求 未請求 請求項の数 6 (全6頁)

❷発明の名称 −

半導体装置及びその製造方法

②特 頤 平2-111685

②出 頤 平2(1990)5月1日

**@発明者** 

相良和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

**加桑明老 橘川** 

五 郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 願 人 村

株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 薄田 利幸 外1名

## 明細書

- 1. 発明の名称 半導体装置及びその裏造方法
- 2. 特許請求の範囲
- して構成されたことを特徴とする半導体装置。
- 2 ・ 請求項1記載の半導体装置において、上記第 1 意電型はp型であり、上記第2 導電型はn型 であり、上記一方のトランジスタはnチャネル 絶罪ゲート型電界効果トランジスタであり、上 記他方のトランジスタはpチャネル絶縁ゲート 型電界効果トランジスタであることを特徴とす る半導体装置。
- 3 . 請求項1又は2記載の半導体装置において、 上記 n チャネル絶縁ゲート型電界効果トランジスタ及び p チャネル絶縁ゲート型電界効果トランジスタは、相補型電界効果トランジスタを構成し、上記一方のトランジスタはメモリセルを構成することを特徴とする半導体装置。
- 4 ・請求項1、2又は3記載の半導体装置において、上記第2導電型の複数の領域は、同じ不能物を同じ譲渡で有することを特徴とする半導体物質
- 5、第1導電型シリコン基板上に、互いに分離された複数の第2導電型の領域を形成する工程、

特閒平4-11767(2)

- 6. 請求項5記載の半導体装置の製造方法において、上記第1導電型は p 型であり、上記第2導電型は n 型であり、上記第2 は n チャネル絶縁ゲート型電界効果トランジスタは p チャネル絶縁ゲート型電界効果トランジスタであることを特徴とする半導体装置の製造方法。
- 3. 発明の詳細な説明

OSトランジスタとしていた。この理由は、0.5 μπ以降のCMOSトランジスタでは、妻子の機細化に伴い、従来の電源電圧を5.0 Vから3.3 Vに下げ、さらに基板電位を一3.0 Vから0 Vに上げているために、電源投入時に発生する逆方向サージ電圧によりCMOSトランジスタに順方向に電が流れ易く、これを防止するために、三重ウェルの流れるである。なおである。なおである。なおである。なおである。なおである。ない第7回において、5はロウェル、8は埋込り型層、9は埋込れ型盾、14はロ型多結晶シリコン、17はロ型拡散層、19はp型拡散層である。

## [発明が解決しようとする課題]

上記従来技術では、三重ウェル構造を実現しない。 三重ウェル構造を実現しない。 ではならず、プロセス工程を水技術と同様化である。 5μ m 以能の Bi CM OS を影成するならば、パイポーラトランジスタの n 整準込置を付加するという問題があった。 すなわち、 が複雑化するという問題があった。 すなわち、 めいに、 p 型シリコン基板内部の一部に n 型シール

【産業上の利用分野】

本発明は半単体装置及びその製造方法に係り、特にパイポーラトランジスタと n チャネル絶縁ゲート型電界効果トランジスタ (MOSトランジスタ)と p チャネルMOSトランジスタから構成されるいわゆる BiCMOSを設けた半導体装置及びその製造方法に関する。

#### 【従来の技術】

世来の半導体装置は、第21回ソリッド ステート デバイス アンド マテリアルズ(1989)第105頁から 108頁(Extended Abstracts of the 21st Conference on Solid State Devices and Naterials, Tokyo, 1989, PP.105-108)に記載されているように、0.5μ = 技術、ないし、それよりも撤翻のリソグラフィー技術を用いて、相補型MOSトランジスタ(CMOS)を形成する場合、メモリセル部のMOSトランジスタの基板構造として、第7回に示すように、P型シリコン基板1とPウェル4の間に、反対準電型のn型シールド層2′を設け、いわゆる、三重ウェル構造のnチャネルM

ド層を設け、次に、基板の上記領域とは異なる部分に n 型埋込層を設け、引き続き n 型エピタキシャル層を形成する必要があった。

また、 n 型シールド層は熱拡散により製造する ため、 その不純物濃度を高くできないという問題 があった。

本発明の目的は、メモリセル部を構成する三重ウェル構造の基板とウェルとの間に設けられた反対運電型の埋込層が高い不能物機度を有する半導体装置を提供することにある。

本発明の他の目的は、比較的簡単な工程で、従来と同等以上の性能を持つBiCMOSを有する 半導体装置の製造方法を提供することにある。

#### 【課題を解決するための手限】

上記目的は、(1) 第1 準電型シリコン基板上に、バイポーラトランジスタ、 n チャネル絶縁ゲート型電界効果トランジスタ及び p チャネル絶縁ゲート型電界効果トランジスタを有する半導体装置において、上記シリコン基板は第2 課電型の複数の領域を有し、該第2 導電型の領域の1の内部

### 特開平4-11767(3)

に第1導電型の領域を有し、上記nチャネル結構 ゲート型電界効果トランジスタと上記ヮチャネル 絶縁ゲート型電界効果トランジスタのいずれかー 方のトランジスタが放焦1準電型の領域の内部に、 他方のトランジスタが鼓気2選賞型の領域の他の 1の内部に設けられ、上記パイポーラトランジス タの少なくとも1部は、故郷2単電型の保証のさ らに他の1の上部に設けられ、かつ、政策域は該 バイポーラトランジスタのコレクタとして構成さ れたことを物徴とする半導体装置、 (2) 上記 1 記載の半導体装置において、上記第1導電型はp 型であり、上記第2導電型はn型であり、上記ー 方のトランジスタはロチャネル結婚ゲート型電界 効果トランジスタであり、上記他方のトランジス タはpチャネル絶縁ゲート型電界効果トランジス タであることを特徴とする半導体装置、 (3)上 記1又は2記載の半導体装置において、上記 n チ ャネル絶縁ゲート型電界効果トランジスタ及びp チャネル絶罪ゲート型電界効果トランジスタは、 相補型電界効果トランジスタを構成し、上記一方

のトランジスタはメモリセルを構成することを特数とする半導体装置、(4)請求項1、2又は3 記載の半導体装置において、上記第2導電型の複数の領域は、同じ不動物を同じ温度で有すること を特徴とする半導体装置により達成される。

はp型であり、上記第2準電型はn型であり、上記一方のトランジスタはnチャネル絶縁ゲート型電界効果トランジスタであり、上記他方のトランジスタはpチャネル能縁ゲート型電界効果トランジスタであることを特徴とする半導体装置の衰縮方法により速成される。

上記(5) 項記載の3番目の工程において、各トランジスタはどのような環で形成してもよい。始めに、パイポーラトランジスタを形成し、その後MOSトランジスタを形成しても、始めにMOSトランジスタを形成し、その後パイポーラトランジスタを形成してもよい。

#### 【作用】

メモリセル部を構成する三重ウェル構造の基板とウェルとの間に取けられた反対導電型の理込層と、バイポーラトランジスタの埋込層とを同一工程により製造するため、プロセス工程の大幅な簡略化が行われた。

また、メモリセル部を構成する三重ウェル構造 の基板とウェルとの間に設けられた反対導電型の 埋込層は、世来の n 型シールド層に比較して、その不純物濃度が世来よりも 2 桁以上高くできるため、メモリセルに流入する難音電流を著しく減少できる。さらに、メモリセルに流入する難音電流が大幅に低減するため、 猴子特性が使来以上に改善される。

#### 【実施研】

以下、本発明の一実施例を、第1図~第6図の 素子の断面図を用いて説明する。

初めに、第2図に示すように、 p 型シリコン集 板 1 の表面の一部に、不純物としてアンチモンを 用い熱拡散により n 型理込層 2 を形成する。この 後、気相成長法により1.5μ mの厚みに n 型エピタ キシャル層 3 を成長させる。

次に、第3図に示すように、上記エピタキシャル層3の表面に、無難化により二酸化シリコン6を形成し、さらに、ホトレジストの選択マスクを用いて、ポロンの分子イオン打ち込みを加速電圧 60 keV、ドーズ量 7×10<sup>11</sup>/cm² で行い p ウェル4を形成する。阿様にリンのイオン打ち込みを加速

### 特別平4-11767(4)

電圧 125 keV、ドーズ量 3×10<sup>2 3</sup>/cm<sup>2</sup>で行い n ウ エル 5 を形成する。

次に、第4回に示すように、始めに、通常の選択職化法を用いて、二酸化シリコン7を形成し、 妻子間の分離を行う。この後、nチャネルMOS トランジスタ領域に、p型不純物イオンとしてポロンを加速電圧 260 keV、ドーズ量 8×10\*\*\*/cm²\*\* で打ち込み、また、pチャネルMOSトランジスタ領域に、n型不純物イオンとしてリンを加速電圧 400 keV、ドーズ量 5×10\*\*\*/ce\*\*で打ち込み、 それぞれ低抵抗の埋込p型層8と埋込n型層9を 形成する。

次に、第5間に示すように、始めに、バイポーラトランジスタを形成する。まずリンを加速電圧 80 keV、ドーズ量 5×10<sup>15</sup>/cm<sup>2</sup>で打ち込み、コレクタ引出し用のn型拡散層10を形成した後、ポロンを加速電圧 10keV、ドーズ量 2×10<sup>13</sup>/cm<sup>2</sup>で打ち込み、ベース領域のp型拡散層11を形成する。この後、二酸化シリコン6の一部に関孔部を設けて、ヒソを不載物として含むn型多結晶シリコン

13を堆積し、熱処理を行うことによりエミッタ領域のn型拡散層12を形成する。

次に、第6回に示すように、MOSトランジスタを形成する。始めに、上記素子表面に、 n 型多結晶シリコン14と二酸化シリコン15を堆積して、通常のホトリッグラフィー技術とドライエッチング技術を用いてゲート電極を形成する。この後、よモリセル部の n チャネル MOSトランジスタをしり、この領域に選択的に n 型不純物イオンとしてリンを加速電圧 25 keV. ドーズ量 2×10<sup>4.2</sup>/cm²で打ち込み、 n 型拡散層17を形成する。この後、上記ゲート電話の側壁にサイドスペーサ用の二酸化シリコン16を0,04μmの厚みに形成する。

最後に、第1図に示すように、nチャネルMOSトランジスタのソース・ドレインとなるn型拡散層18及びpチャネルMOSトランジスタのソース・ドレインとなるp型拡散層19を形成し、本発明のBiCMOSが完成される。

なお、上記の実施例において、始めに、バイポ

ーラトランジスタを形成し、その後MOSトランジスタを形成したが、始めにMCSトランジスタを形成し、この後バイポーラトランジスタを形成しても、同様な結果が得られることは言うまでもない。

さらに、上記の実施例において、すべての n 型、 p 型の調電型を逆転しても、同様な結果が得られ ることは言うまでもない。

### 【発明の効果】

以上説明したように、本発明によりメモリセル 部を構成する三重ウェル構造の基板とウェルとの間に設けられた反対態電型の埋込層が高い不純物 濃度を有する半導体装置が得られた。不純物濃度が2 桁以上高い場合、ウェルとソーススはドレイン間に形成されるダイオードに流れる逆方向リーク電流が、測定条件-5 V、アノード面積160×160μ㎡で、約0.2p4から約0.01p4に低減した。

また、メモリセル部を構成する三重ウェル構造 の基板とウェルとの間に設けられた反対導電型の 組込層とパイポーラトランジスタの電込層を同一 工圏により製造するため、プロセス工程の簡略化が実現できた。例えば、本発明を用いて4Mビット BiCMOS DRAMを試作した結果、プロセス工程数が約650工程から約570工程に低減できた。

### 4. 図面の簡単な説明

第1回は本発明の一実施例の半導体装置の断面 団、第2回、第3回、第4回、第5回、第6回は その製造方法を示す素子の工程断面図、第7回は 従来の半導体装置の断面図である。


- 1…p型シリコン基板
- 2 … n 型埋込眉
- 2′ … n 型シールド層
- 3 … 6 型エピタキシャル層
- ↓…ァウェル
- 5… nウェル
- 6、7、15、16…二酸化シリコン
- 8 … 埋込 p 型層
- 9 … 埋込 n 型層
- 10、12、17、18… n 型拡散層

## 特開平4~11767(5)

11. 19… p型拡散層

13、14… n 型多額品シリコン


代理人弁理士 薄田 利幸




第 1 図


1----- p 型シリコン基版 2-----n 型埋込用 3----- n 型ェビタキジャル層 6.7,15,16--二酸化シリコン


8----- 埋込中型層 9----- 埋込巾型層 10.12.17,18--n型鉱設層 




第 2 図







4---pウエル 5---nウエル 6…二酸化シリコン




第 5 図


1----- P型 シリコン基板 2----- R型理込着 6,7---二酸化シャン

13----- 型タ結晶シリコン

## 特開平4~117G7(6)



第 6 図



第 7 図

1・・・・・ P型ション基板 2----- N型埋込着

5----- n ウエル 6.7.15,16--二酸パンソコン

8・・・・ 埋込り型層 g-・・・ 埋込り型層 17 18-- n 型拡散層 14-・・・n 型勿辞語シリコン